## 0.1 제로 카피 메모리 포인터 교환을 통한 프로세스 간 통신(IPC) 오버헤드 영점화 원리

단일 운영체제 컨테이너 프로세스 내에 복수의 컴포넌트가 적재되었을 때 취할 수 있는 가장 획기적인 이득은 프로세스 내 통신(Intra-Process Communication, IPC) 기술의 활성화이다. ROS2의 IPC 아키텍처는 고해상도 스테레오 카메라 이미지나 고밀도 3D 라이다(LiDAR) 포인트 클라우드와 같은 대용량 데이터 전송 시 필연적으로 발생하는 미들웨어 송수신 지연(Latency)과 직렬화(Serialization) 코스트를 O(1)의 상수 시간으로 감쇄시키는 ‘제로 카피(Zero-Copy)’ 패러다임을 지향한다.

0.1.1 RMW 계층 우회(Bypass)와 std::unique_ptr 소유권 이전 역학

표준적인 ROS2 통신 프로토콜은 퍼블리셔(Publisher)가 송출한 객체를 CDR(Common Data Representation) 바이트 스트림으로 직렬화하여 루프백(Loopback) 네트워크 스택으로 밀어 넣고, 이를 서브스크라이버(Subscriber)가 다시 역직렬화하여 객체로 복원하는 O(N) (데이터 크기 N에 비례)의 오버헤드를 수반한다.
그러나 rclcpp::NodeOptions를 통해 IPC를 명시적으로 활성화(use_intra_process_comms(true))한 컴포넌트들 간의 통신에서는 이 규칙이 붕괴된다. 퍼블리셔가 std::unique_ptr에 포장된 메시지를 publish() 함수로 인계하면, 이그제큐터(Executor)는 수신자가 동일한 메모리 주소 공간(프로세스) 내에 존재하는지 식별한다. 목적지가 내부 노드임이 확인되면, 프레임워크는 RMW 미들웨어로 데이터를 하달하지 않고 메모리 관리자를 통해 포인터의 소유권(Ownership)을 std::move 시맨틱(Semantics)을 사용하여 수신 콜백 함수의 매개변수로 직접 전달한다. 이는 물리적인 메모리 복사 과정 없이 단지 메모리 주소를 가리키는 8바이트 정수형 참조값만이 이동하는 완벽한 제로 카피 메커니즘이다.

0.1.2 다중 구독자(Multiple Subscribers) 환경에서의 불변성(Immutability)과 std::shared_ptr

std::unique_ptr 기반의 소유권 이전은 단일 송신자와 단일 수신자(1:1) 토폴로지에서는 무결점을 자랑하지만, 하나의 퍼블리셔가 다수의 서브스크라이버 컴포넌트에게 데이터를 동시에 전달해야 하는 1:N 브로드캐스트 패턴에서는 C++ 스코프 규칙에 의해 소유권을 분산시킬 수 없다는 난관에 봉착한다.
이를 해결관하기 위해 ROS2 프레임워크는 다중 수신자가 감지될 경우 포인터의 데이터 버퍼를 읽기 전용 상수 포인터 인 std::shared_ptr<const Message> 형태로 변환하여 브로드캐스팅한다. 이 구조 하에서 각 서브스크라이버의 콜백들은 원본 데이터를 복사하지 않고도 각자의 멀티 스레드 런타임에서 안전하게 동시 접근(Concurrent Access)할 수 있다. 오직 어느 한 수신 노드가 수신된 메시지를 수정(Write/Mutation)하고자 시도할 때에만 프레임워크가 심층 복사(Deep Copy)를 수행하여 데이터 격리성을 보장하는 쓰기 시 복사(Copy-on-Write) 방식을 차용함으로써 읽기 중심의 센서 프로세싱 환경에서 극단적인 최적화를 이뤄낸다.

0.1.3 초저지연(Ultra-low Latency) 제어 루프의 학제적 달성

IPC 기반의 메모리 포인터 교환 원리는 임베디드 자율 드론의 폐루프(Closed-loop) 제어 주기를 밀리초(ms) 단위에서 마이크로초(\mus) 단위로 끌어올리는 시스템 공학적 퀀텀 점프(Quantum Jump)를 제공한다. 운영체제 커널의 레지스터(Register) 및 L1/L2 메모리 캐시를 오염시키는 빈번한 입출력 대기(I/O Wait)를 원천 차단하고, 순수하게 CPU 코어의 연산 능력만에 의존하여 노드 간 파이프라인(예: 센서 획득 $\rightarrow$ 상태 추정 $\rightarrow$ 제어기 할당)의 데이터 흐름 연속성을 확립한다.
이는 ROS2가 느리고 무거운 미들웨어라는 오해를 불식시키며, 엄격한 타이밍 무결성(Timing Integrity)과 고주파 제어 연산이 필요한 에지 컴퓨팅(Edge Computing) 단위의 상업용 비행 컨트롤러(Flight Controller) 개발에 컴포넌트 기반 아키텍처가 필수적으로 요구되는 공인된 학술적 논리를 단단하게 뒷받침한다.